上海
应届毕业生
学历不限
最近更新
113人关注
职位描述
该职位还未进行加V认证，请仔细了解后再进行投递！
工作职责:
1. 负责编码器模块级架构设计
2. 负责编码器模块级的RTL开发和维护
3. 负责编码器模块级验证、综合和时序收敛
任职资格:
1、计算机或电子类专业硕士及以上学历，6年以上工作经验
2、熟练掌握Verilog HDL和C/C 语言
3、熟练掌握ASIC前端设计流程（Verification、Synthesis、STA、DFT等），熟练使用各种主流EDA工具
4、掌握Perl、Tcl/TK等脚本语言
5、有H.264/H.265/H.266标准编码器开发经验优先
6、有成功流片项目经验者优先
1. 负责编码器模块级架构设计
2. 负责编码器模块级的RTL开发和维护
3. 负责编码器模块级验证、综合和时序收敛
任职资格:
1、计算机或电子类专业硕士及以上学历，6年以上工作经验
2、熟练掌握Verilog HDL和C/C 语言
3、熟练掌握ASIC前端设计流程（Verification、Synthesis、STA、DFT等），熟练使用各种主流EDA工具
4、掌握Perl、Tcl/TK等脚本语言
5、有H.264/H.265/H.266标准编码器开发经验优先
6、有成功流片项目经验者优先
注：联系我时，请说是在广东人才网上看到的。
工作地点
地址：上海徐汇区宜山路717号2号楼6楼
查
求职提示：用人单位发布虚假招聘信息，或以任何名义向求职者收取财物（如体检费、置装费、押金、服装费、培训费、身份证、毕业证等），均涉嫌违法，请求职者务必提高警惕。
职位发布者
HR
上海富瀚微电子股份有限公司
-
电子·微电子
-
公司规模未知
-
私营·民营企业
-
上海上海徐汇区上海市徐汇区华鑫中心2号楼(宜山路717号)6楼
